

## 一、例题精选

**【例题 22.1】**当基本  $RS$  触发器的  $\bar{R}_D$  和  $\bar{S}_D$  端加上图 22.1 所示的波形时,试画出  $Q$  端的输出波形。设初始状态为“0”和“1”两种情况。

**【解】**根据基本  $RS$  触发器的逻辑关系和工作特点,画出的两种情况下的输出波形如图 22.1 所示。

**【例题 22.2】**当可控  $RS$  触发器的  $C$ 、 $S$  和  $R$  端加上图 22.2 所示的波形时,试画出  $Q$  端的输出波形。设初始状态为“0”和“1”两种情况。

**【解】**根据可控  $RS$  触发器的逻辑关系和工作特点,画出两种情况下的输出波形如图 22.2 所示。




图 22.1 例题 22.1 的图

**【例题 22.3】**当一个下降沿触发的边沿型  $JK$  触发器  $C$ 、 $J$ 、 $K$  端分别加上如图 22.3 所示波形时,试画出  $Q$  端的输出波形。设初始状态为“0”。如果是边沿型  $JK$  触发器,则又如何?

**【解】**从图 22.3 可知,在  $C$  脉冲作用期间, $J$  和  $K$  端的信号发生了变化,在这样的情况下,要特别注意主从型  $JK$  触发器的一次性翻转问题。所谓的主从型  $JK$  触发器的一次性翻转问题是指在时钟脉冲作用期间 ( $C=1$ ),  $J$ 、 $K$  端信号的变化对触发器的最终状态 (下降沿过后从触发器的输出) 的影响。 $J$ 、 $K$  端信号的变化会引起主触发器状态的改变,但只能改变一次。

在时钟脉冲作用期间 ( $C=1$ ), 当  $Q=0$  时,  $J$  端的正向脉冲可以造成主触发器状态的改变,且只能改变一次;当  $Q=1$  时,  $K$  端的正向脉冲可以造成主





图 22.2 例题 22.2 的图




触发器状态的改变,且也只能改变一次。

边沿型  $JK$  触发器则与此不同,触发器的最终状态由  $C$  脉冲下降沿到来前一瞬间  $JK$  端的信号状态而定。所以边沿型  $JK$  触发器抗干扰能力较强。而对于主从型的  $JK$  触发器,为了避免一次性翻转的问题,最好在时钟脉冲作用期间, $J$ 、 $K$  端信号不要发生变化。

图中的  $Q$  端是对应于主从型  $JK$  触发器的输出信号;图中的  $Q'$  端是对应于边沿型  $JK$  触发器的输出信号(两种触发器同为下降沿翻转型)。

图 22.3 题 21.3 的图

【例题 22.4】根据图 22.4 的逻辑图及相应的  $C$ 、 $\bar{R}_D$  和  $D$  端的波形,试画出  $Q_1$  和  $Q_2$  的输出波形,设初始



状态  $Q_1 = Q_2 = 0$ 。


图 22.4 例题 22.4 的图

【解】应注意题中的两个触发器一个是  $D$  触发器,另一个是  $JK$  触发器。 $D$  触发器是上升沿触发, $JK$  触发器是下降沿触发。触发器  $Q_1$  和  $Q_2$  的输出波形如图 22.5 所示。

【例题 22.5】有一四位右移寄存器,其输入信号波形和时钟脉冲波形如图 22.6 所示,试根据输入信号波形和时钟脉冲波形画出移位寄存器的各位输出端的波形图。设

移位寄存器的初始状态  $Q_3$ 、 $Q_2$ 、 $Q_1$ 、 $Q_0$  均为“0”。

【解】移位寄存器的各位输出端的波形如图 22.7 所示。



【例题 22.6】用示波器在某计数器的三个触发器的输出端  $Q_0$ 、 $Q_1$ 、 $Q_2$  观察到如图 22.8 所示的波形,试确定该计数器的模数(进制),并列表示其计数状态。

图 22.6 例题 22.5

的图

图 22.5 例题 22.4 的波形图




图 22.8 例题 22.6 的图

【解】  
所示。




图 22.7 例题 22.5 的图  
列出各触发器的脉冲顺序状态表如表 22.2

表 22.2 例题 22.6 的脉冲顺序状态表

脉 冲 序 列	触 发 器 输 出 状 态		
	$Q_2$	$Q_1$	$Q_0$
0	0	1	0

1	0	0	0
2	0	0	1
3	1	0	0
4	0	1	1
5	1	0	1
6	0	1	0
7	0	0	0

从表中不难看出，该计数器有六种不同编码的稳定状态，故该计数器的模为 6，即该计数器为一个六进制计数器。

**【例题 22.7】**试分析图 22.9 所示异步时序电路，画出状态转移表，说明电路的逻辑功能。




图 22.9 例题 22.7 的图

**【解】**本题电路无输入控制变量，输出则是各级触发器状态变量的组合。触发器均为 JK 触发器，并在时钟信号的下降沿进行状态转移。其中  $Q_1$  与  $Q_3$  触发器公用一个由外部提供的时钟信号； $Q_2$  触发器接成计数器工作方式，其时钟信号则由  $Q_1$  触发器的输出提供。画出脉冲顺序状态转移表如表 22.3 所示。

表 22.3 状态转移表

脉冲序列	触发器初状态			触发器次状态		
$C$	$Q_3^n$	$Q_2^n$	$Q_1^n$	$Q_3^{n+1}$	$Q_2^{n+1}$	$Q_1^{n+1}$
1	0	0	0	0	0	1
2	0	0	1	0	1	0
3	0	1	0	0	1	1
4	0	1	1	1	0	0
5	1	0	0	0	0	0
6	1	0	1	0	1	0
7	1	1	0	0	1	0
8	1	1	1	0	0	0

从表中可以看出，该计数器是一能够自启动的五进制计数器。

**【例题 22.8】**分析图 22.10 所示同步计数器电路，作出状态转移表，说明该计数器的模，并分析该计数器能否自行启动？

**【解】**本题  $Q_3$ 、 $Q_2$  与  $Q_1$  触发器共用一个由外部提供的时钟信号，所以这是一个同步时序逻辑电路。画出的脉冲顺序状态转移表如表 22.4 所示。




图 22.10 例题 22.8 的图

表 22.4 状态转移表

脉冲序列	触发器初状态			触发器次状态		
$C$	$Q_3^n$	$Q_2^n$	$Q_1^n$	$Q_3^{n+1}$	$Q_2^{n+1}$	$Q_1^{n+1}$
1	0	0	0	0	0	1
2	0	0	1	0	1	1
3	0	1	1	1	1	1
4	1	1	1	1	1	0
5	1	1	0	1	0	0
6	1	0	0	0	0	1
7	0	1	0	1	0	0
8	1	0	1	0	1	0

从表中可以看出，该计数器是一能够自启动的 5 进制计数器。

**【例题 22.9】**图 22.11 是一种序列信号发生器电路，它由一个计数器和一个四选一数据选择器构成。分析计数器的工作原理，确定其模值和状态转移关系；确定在计数器输出控制下，数据选择器的输出序列。




图 22.11 例题 22.9 的图

**【解】**作出的脉冲顺序状态转移表如表 22.5 所示。

从表中可以看出，电路可以自启动，是一个六进制计数器。

数据选择器选用  $Q_2$  和  $Q_1$  作地址信号。

数据选择器输入的数据为

$$D_0 = D_2 = Q_3^n, D_1 = D_3 = \overline{Q_3^n}$$

由此可得输出的状态表见表 22.6。

表 22.5 状态转移表

脉冲序列	触发器初状态			触发器次状态		
$C$	$Q_3^n$	$Q_2^n$	$Q_1^n$	$Q_3^{n+1}$	$Q_2^{n+1}$	$Q_1^{n+1}$
1	0	0	0	0	0	1
2	0	0	1	0	1	0
3	0	1	0	0	1	1
4	0	1	1	1	0	0
5	1	0	0	1	0	1
6	1	0	1	0	0	0
7	1	1	0	1	1	1
8	1	1	1	0	0	0

表 22.6 输出状态表

计数器状态			输出
$Q_3^n$	$Q_2^n$	$Q_1^n$	$Y$
0	0	0	$0 (Y = D_0 = Q_3^n)$
0	0	1	$1 (Y = D_1 = \overline{Q_3^n})$
0	1	0	$0 (Y = D_2)$
0	1	1	$1 (Y = D_3)$
1	0	0	$1 (Y = D_0)$
1	0	1	$0 (Y = D_1)$

因此，输出序列为：010110010110.....。

【例题 22.9】试用集成中规模异步二-五-十进制计数器 CT74LS290 设计一输出为对称方波的十进制计数器。

【解】本例题要求输出对称方波，即要求对称方波从某一级触发器输出，该级的状态是连续 5 个 0，接着又连续 5 个 1。对于 CT74LS290 而言，若将它按 5421BCD 码连接电路，并从  $Q_0$  端作为对称方波的输出端，即满足设计要求。5421BCD 码的编码表见表 22.7。

表 22.7 5421 码编码表

$Q_0$	$Q_3$	$Q_2$	$Q_1$
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0




图 22.12 CT74LS290 的接线图




图 22.13 CT74LS290 各触发器输出波形图

CT74LS290 的接线和各触发器输出的波形图分别见图 22.12 和 22.13。

**【例题 22.10】**试用集成中规模同步计数器 CT74LS161 采用复位法(异步清除)和置位法(同步置数)分别实现一 12 进制计数器。

二-十六进制集成计数器 CT74LS161 具有异步清除和同步置数两种功能。同步置数有四种方法,所置的数可以是 0000 ~ 1111 中的任意代码。所以它可以接成二-十六范围内的任意进制计数器,使用起来非常方便。CT74LS161 逻辑功能表见表 22.8。芯片的管脚图见图 22.14。

表 22.8 CT74LS161 逻辑功能表

输入脉冲 $C$	输 入				入				输 出			
	$C_r$	$L_D$	$P$	$T$	$D_3$	$D_2$	$D_1$	$D_0$	$Q_3$	$Q_2$	$Q_1$	$Q_0$
x	0	x	x	x	x	x	x	x	0	0	0	0
$\uparrow$	1	0	x	x	$D_3$	$D_2$	$D_1$	$D_0$	$D_3$	$D_2$	$D_1$	$D_0$
x	1	1	0	x	x	x	x	x	保 持			
x	1	1	x	0	x	x	x	x	保 持			
$\uparrow$	1	1	1	1	x	x	x	x	计 数			
$\uparrow$	1	0	x	x	0	0	0	0	0	0	0	0

注: CT74LS161 还有一个  $Z$  输出端,只有当输出  $Q_3Q_2Q_1Q_0 = 1111$  时,  $Z = 1$ ,其他输出情况下  $Z = 0$ 。




图 22.14 CT74LS161 管脚图

**【解】**(1) 用复位法(异步清除)实现 CT74LS161 计数器十二进制计数的状态转换图和芯片接线图如图 22.15 所示。




图 22.15 复位法十二进制计数器状态转换图和芯片接线图

注意应用复位法时,若模为  $M$ ,则用  $M$  产生复位信号,但  $M$  这个信号保持不住,只是一个过渡状态,输出端瞬间出现一下就马上变成 0000 了。由于电路工作速度较快,给我们的感觉好像从 1011 直接转换到 0000 状态。

(2) 用置 0000 法实现 CT74LS161 计数器 12 进制计数的状态转换图及芯片接线图如图 22.16 所示。

注意:应用这种方法时,若模为  $M$ ,则由  $M - 1$  产生置数信号。

(3) 用置 1111 法实现 CT74LS161 计数器十二进制计数的状态转换图和芯片接线图如图 22.17 所示。

用置 1111 法时,若模为  $M$ ,  $M - 2$  产生置数信号。




图 22.16 置 0000 法十二进制计数器状态转换图和芯片接线图




图 22.17 置 1111 法十二进制计数器状态转换图和芯片接线图

(4) 用置任意数 (例如置 1000) 法实现 CT74LS161 计数器 12 进制计数的状态转换图及芯片接线图如图 22.18 所示。




图 22.18 置 1000 法十二进制计数器状态转换图和芯片接线图

(5) 用进位输出端 Z 置最小数法实现 CT74LS161 计数器 12 进制计数的状态转换图和芯片接线图如图 22.19 所示。




图 22.19 进位输出端 Z 置最小数法实现十二进制计数器状态转换图和芯片接线图

**【例题 22.11】**两片 CT74LS161 计数器接成如图 22.20 的电路, 试分析该电路的逻辑功能。分别画出两芯片的状态转换图。

**【解】**按图 22.20 所示电路, 芯片 A 的连接是采用进位输出端 Z 置最小数的方法。而芯片 B 采用  $L_D$  端置最小数方法。两芯片状态转换图如图 22.21 所示。

考虑到芯片 B 的 T、P 端和芯片 A 的 Z 端连接, 两芯片的 C 端共用一个时钟脉冲,



故两芯片采用的是级间同步连接。当芯片 A 的输出为 1111 时, Z 变为高电平, 这个高电平被送到芯片 B 的 T、P 端, 另一路反相后被送到芯片的  $L_D$  A 端, 使  $L_D$  端为“0”。下一个时钟脉冲的上升沿到来时, 芯片 A 被置回 1010 状态; 芯片 B 的输出在当前的状态下加 1。芯片 A 在返回 1010 状态后, Z 端变为低电平。芯片 A 在下一个脉冲到来后继续计数。而芯片 B 的 T、P 端同为低电平, 处于保持状态, 直至芯片 A 的 Z 端再次为高电平。

综上所述, 每来六个脉冲芯片 A 状态循环一周, 而芯片 B 的状态只改变一次。芯片 B 的模也为 6, 这就是说芯片 A 状态循环六周芯片 B 才循环一周。故芯片 B 的输出 Y 和时钟脉冲的分频比为  $1/(6 \times 6)$ , 即为  $1/36$ 。




图 22.20 CT74LS161 计数器接线图




图 22.21 CT74LS161 状态转换图

**【例题 22.12】**由 555 定时器构成的电路如图 22.22 所示。设输出高电平为 5V, 输出低电平为 0V; D 为理想二极管。

(1) 试问当开关置于“2”的位置时, 两个定时器构成什么电路?

(2) 画出当开关置于“1”的位置时,  $u_{o1}$  和  $u_{o2}$  的波形图。

**【解】**本题当开关置于“2”的位置时, 两个 555 定时器分别构成多谐振荡器。由于定时阻容元件中的电容值相同, 而电阻值差 10 倍, 因此两个振荡器的频率差 10 倍。




图 22.22 例题 22.12 的图

当开关置于“1”的位置时, 振荡器的工作状态受控于振荡器的输出  $u_{o1}$ , 即第一个振荡器对第二个振荡器有控制作用。这一控制作用是通过二极管传递的。当  $u_{o1}$  为高电平时, 二极管 D 截止, 振荡器起振工作; 当  $u_{o1}$  为低电平时, 二极管 D 导通, 振荡器停振,  $u_{o2}$  输出高电平。 $u_{o1}$  和  $u_{o2}$  的波形图如图 22.23 所示。




图 22.23 555 定时器的输出波形图

## 二、习题精选

【习题 22.1】试按图 22.25 所示的输入波形，分别画出阻塞-维持型  $D$  触发器、主从型  $JK$  触发器和下降沿  $JK$  触发器  $Q$  端的电压波形。设各触发器的初始态为“1”。




图 22.25 习题 22.1 的图

【习题 22.2】各种触发器组成的电路如图 22.26 所示。已知输入波形如图 22.27 所示，试画出各触发器的输出波形。设各触发器的初始态为“0”。




图 22.26 习题 22.2 的图




图 22.27 习题 22.2 的波形图

【习题 22.3】由  $D$  触发器组成的电路如图 22.28(a)所示，输入波形见图 22.28(b)。




图 22.28 习题 22.3 的图

设各触发器的初始态为“0”，画出  $Q_1$ 、 $Q_2$  的波形。

【习题 22.4】由 JK 触发器组成的电路如图 22.29 (a) 所示，输入波形见图 22.29 (b)。设各触发器的初始态为“0”，画出  $Q_1$ 、 $Q_2$  的波形。




图 22.29 习题 22.4 的图

【习题 22.5】同步时序电路如图 22.30 所示，分析该电路的功能。




图 22.30 习题 22.5 的图

【习题 22.6】JK 触发器组成的异步计数器电路如图 22.31 所示，分析该电路为几进制计数器。




图 22.31 习题 22.6 的图

【习题 22.7】JK 触发器组成的同步计数器电路如图 22.32 所示，分析该电路为几进制计数器。并分析该电路能否自行启动。




图 22.32 习题 22.7 的图

【习题 22.8】CT74LS290 接成图 22.33 (a) (b) 所示的电路。分析计数电路的模  $M$  为多少？

【习题 22.9】有一移位寄存器型计数器如图 22.34 所示。分析电路循环长度，说明电路能否自启动，画出电路的状态转换图。

【习题 22.10】两片 CT74LS161 芯片接成如图 22.35 所示。试分析芯片 A 和 B 的计

数模  $M$  值各为多少？若电路作为分频器使用，则芯片 B 的  $Y$  端输出脉冲和时钟脉冲  $C$  的分频比应为多少？




图 22.33 习题 22.8 的图




图 22.34 习题 22.9 的图




图 22.35 习题 22.10 的图

**【习题 22.11】**由 CT74LS161 和多路数据选择器组成的一个顺序脉冲序列码发生器如图 22.36 所示，试确定对应 10 个输入脉冲的输出端序态。




图 22.36 习题 22.11 的图

**【习题 22.12】**图 22.37 是一简易触摸开关电路，当手摸金属片时，发光二极管亮，经过一定时间，发光二极管熄灭。说明其工作原理，并问二极管能亮多长时间？（输出端电路稍加改变，也可接门铃、短时照明灯、厨房排烟风扇等）




图 22.37 习题 22.12 的图

### 三、习题答案

【习题 22.1】输出波形图见图 22.38。




图 22.38 习题 22.1 的答案

【习题 22.2】输出波形图见图 22.39。




图 22.39 习题 22.2 的答案

【习题 22.3】输出波形图见图 22.40。

【习题 22.4】输出波形图见图 22.41。

【习题 22.5】 $X = 1$ ，该电路为一同步二进制减法计数器（2 位）； $X = 0$ ，该电路为一同步二进制加法计数器。

【习题 22.6】该电路为一异步六进制计数器。

【习题 22.7】该电路为一同步六进制计数器。该电路能够自行启动。

【习题 22.8】(a)  $M = 7$ ，(b)  $M = 7$ 。




图 22.40 习题 22.3 的答案




图 22.41 习题 22.4 的答案

【习题 22.9】循环长度为 7，不能自启动，状态转换图如图 22.42 所示。




图 22.42 习题 22.9 的答案

【习题 22.10】CT74LS161 芯片 A 和 B 的模  $M$  分别为 7 和 5。级间异步连接形式；分频比为  $1/35$ 。

【习题 22.11】输出端的序态为 1001011011。

【习题 22.12】这是一个由 555 定时器组成的单稳态触发电路，当有人触摸金属片时，相当给出一个触发信号，触发器翻转，发光二极管亮。经过一定时间后（暂稳态持续的时间），触发器又回到原来的状态，发光二极管熄灭。发光二极管能亮  $11s$ 。